PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-233567

(43)Date of publication of application: 29.09.1988

(51)Int.CI.

H01L 29/78 H01L 21/265 H01L 29/80

(21)Application number: 62-068591

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:

23.03.1987

(72)Inventor: HORIGUCHI SEIJI


MIYAKE MASAYASU KOBAYASHI TOSHIO KIUCHI KAZUHIDE


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent a channeling phenomenon, by implanting ions by the same dosing amount from a plurality of directions, which are symmetrical with respect to the direction of the side of a gate electrode facing a source and a drain, when the source and drain regions of a FET are formed by ion implantation in a self–alignment manner.

CONSTITUTION: After a field oxide film 2 is formed on a substrate 1, a gate oxide film 3 is formed in dry oxygen. Then low resistance polycrystalline silicon, which is used as a gate electrode, is deposited, and a gate electrode 4 is formed by using a photolithography method and the like. Then As ions are implanted. Here, an angle θ is made to be, e.g., seven degrees in order to avoid axial channeling. Angles ϕ are selected in a plurality of directions, which are symmetrical to the direction of the side of the gate electrode 4 facing source and drain regions. Ions are implanted by an equal dosing amount.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 公 開 特 許 公 報 (A)

昭63-233567

⑤Int,Cl.4
H 01 L

識別記号 庁内整理番号 3 0 1 Y-8422-5F

❸公開 昭和63年(1988)9月29日

29/78 21/265 29/80

U - 7738 - 5F F - 8122 - 5F

審査請求 未請求 発明の数 1 (全7頁)

49発明の名称

半導体装置の製造方法

②特 願 昭62-68591

②出 願 昭62(1987) 3月23日

⑫発 明 者 堀 口

者

眀

⑫発

神奈川県厚木市森の里若宮3番1号 日本電信電話株式会

三 宅 雅保

誠

社厚木電気通信研究所内 神奈川県厚木市森の里若宮3番1号 日本電信電話株式会

社厚木電気通信研究所内

⁶⁰発明者 小林 敏夫

神奈川県厚木市森の里若宮3番1号 日本電信電話株式会

社厚木電気通信研究所内

^個発 明 者 木 内 一 秀

神奈川県厚木市森の里若宮3番1号 日本電信電話株式会

社厚木電気通信研究所內

①出 願 人 日本電信電話株式会社 の代 理 人 弁理士 玉蟲 久五郎 東京都千代田区内幸町1丁目1番6号

外2名

•

明 知 智

装置の製造方法に関するものである.

1. 発明の名称 半導体装置の製造方法

2.特許請求の範囲

3.発明の詳細な説明

(発明の属する技術分野)

本発明は、電界効果トランジスタを含む半導体

(従来の技術)

LSIの高性能化、高集積化に向けて微細MI S型電界効果トランジスタあるいは微細MES型 :電界効果トランジスタの研究が進められているが、 ゲート長が数μm以下の電界効果トランジスタに おいては、ソース領域あるいはドレイン領域とな る高濃度拡散層領域がゲート電極からみて対称に 形成されていることが望ましい。何故ならば、対 称でない場合には2つある高濃度拡散層のうちの いずれをソースとして用いるかによつて電気特性 が異なるからである。従来、チャネリング現象を 防止し、かつ、ゲート電極からみてソース。ドレ インとなる高濃度拡散層領域を対称に形成する方 法として、イオン打ち込みの方向をウエハ表面に 垂直な方向からソース領域およびドレイン領域を 結ぶ方向と垂直な方向に傾ける方法が提案されて いる(特開昭61-105874)。 しかし、こ の方法は、例えばソース, ドレインを結ぶ方向が

互いに垂直になつている複数の電界効果トランジスタを有する半導体装置の製造方法としては使用できない。以下、電界効果トランジスタとして n チャネルMOS P B T を例にして従来技術の欠点を指摘する。

第3図は、イオン打ち込みの方向を説明するための図であつて、角度θは、イオン打ち込みの方向とウエハ表面に垂直な方向とがなす角度であり、 角度θは、イオン打ち込みの方向をウエハ表面に 射影した方向とウエハ表面におけるファセットと 垂直な方向がなす角度である。

以上ロチャネルMOS FBTを例にとつて従来の方法の欠点を述べたが、pチャネルMOS FBT, MBS FBT等他の電界効果トランジスタにおいても従来方法に欠点があるのは明白である。

[発明が解決しようとする問題点]

従来の方法では、チャネリング現象を防ぐため、 例えば $\theta=7$ ° とし、FET1の拡散層 5と拡散 層6とを結ぶ方向とイオン打ち込み方向とを垂直 にするため、例えば、φ-180° としている。 第5図⑷匈は、このようにして形成したn・拡 散層 5. 6とゲート電極の位置関係を示す断面図 である。第5図(のは、第4図中のFET1に関す るもので、第5図的は、第4図中のFET2に関 するものである。第5図(a)のFBTlでは、n・ 拡散層5とn・拡散層6とが、ゲート電極に対し て対称であるのに対し、第5図ののFBT1では、 n·拡散層 5 とn・拡散層 6 とが、ゲート電極に 対して対称でないことがわかる。 すなわち、第4 図のFBT1とFBT2のようにソース、ドレイ ンを結ぶ方向が互いに垂直となつている複数の電 界効果トランジスタを含む半導体装置においては、 従来の方法を用いて両方の電界効果トランジスタ のソース、ドレインをそれぞれのゲート電極に対 して対称に形成することは不可能である。

(問題点を解決するための手段) (発明の目的)

本発明の目的は、従来の方法の以上のような欠点を解決した、ゲートの方向が異なる複数の電界効果トランジスタのソース領域およびドレイン領域がそれぞれのゲート電極からみて全て対称に形成されていることを特徴とする半導体装置の製造方法を提供することにある。

(実施例1)

第1図(a)(b)(c)は、本発明を第4図に示したよう なゲート電極と高濃度n・拡散層の位置関係を有 するMOS FET製造に適用した場合の1実施 例を説明するためのものであつて、nチャネルM OS FETの製造工程を示すものである。第1 図中、1はp型S1基板、2はフィールド酸化膜、 3はゲート酸化膜、4は低抵抗多結晶シリコンゲ ート電板、5.6は高濃度n・拡散層、7は層間 絶疑膜、8はAℓ電極である。先ず、第1図®に 示すように、通常のMOS LSI製造工程に従 つて厚さ5000人のフィールド酸化膜2を形成 した後、厚さ50人のゲート酸化膜3を乾燥酸素 中で形成する。その後、ゲート電極として用いる 低抵抗多結晶シリコンを4000人の厚さに堆積 し、通常のフォトリソグラフィあるいは電子ピー ムリソグラフィを用いてゲート電極4を形成する。 次に、第1回回に示すように、ソース, ドレイン として用いるn・p接合形成のためのAsイオン を 8 0 K e V , 4 × 1 0 1 B c m - 2 の条件でイオン

打ち込みを行うが、この際、第3図中の角度θは、 軸ヂヤネリングを避けるため例えば8m~。とす る。次に第3図中のøであるが、一般に、与えら れたパターンのFETのゲート幅方向が互いにな す角度の間にこれらの全ての角度がその角度の整 数倍であるような最大の角度す。が存在し、かつ、 3 6 0° M (M: 3 6 0° Mがø。で初り切れる **最小の整数)がφ。で割り切れる時には、αを任** 窓の角度としてφーα=φ。, 2φ。, 3φ。. ……, 3 5 0 ° M − ø。 であるような ø を選び等 しいドーズ量づつ360°Mノø。回に分けてイ オン打ち込みを行えば、これらの全てのFBTに おいて、n・層はそれぞれのゲート電極からみて 対称であり、かつ、これらのFETのゲート長が 同じであれば全く合同な構造となる。また、特に 360°/ø。-2N (N:整数) であるときに は、任意のゲート幅方向からφ。 / 2, ø。 / 2 + 2 \$\phi_0 . \$\phi_0 / 2 + 4 \$\phi_0 . \$\phi_0 / 2 + 6 \$\phi_0\$, ……, φ。 / 2 + 2 (N-1) φ。 の角度で等 しいドーズ量づつN回に分けてイオン打ち込みを

行えば、これらの全てのFBTにおいて、n・層 はそれぞれのゲート電極からみて対称であり、か つ、これらのPBTのゲート長が同じであれば全 く合同な構造となる。但し、いずれの場合も、低 指数の面チャネリングを避けるような角度を選ぶ こととする。第4図のような場合には、4。=9 0 * で360 * / ø。 = 4 であるから、ø = 45 * ,225°とすれば良い。但し、Siウエハが(100) 基板であり、ファセツトの方向がく11 0>軸方向である場合には、この角度でイオン注 入を行なうと、(110)と(100) 面方向に 面チャネリングが生じ易い。このような、低指数 の面チャネリングを避けるために例えばファセツ トの方向をそのままにしてパターンをウェハ中心 を回転の中心として時計方向に22.5°回転さ せてから φ = 67.5°, 247.5° の 2 方向 から等ドーズ量ずつ分けてイオン打ち込みをする か、α-25°として、1回づつウエハを回転し てそれぞれø。=25°(=385°)、115° . 205 , 295 の 4方向から1/4ドーズ

量を4回打ち込めば良い。本実施例では後者の方法を採用することとする。このような面チャネリングを生じ易い低指数の面としては、(100)や(110)面が代表的であり、これらの低指数の面を考慮しておけば、高指数の面では面チャネリングが生じにくいので面チャネリングによる影響を帯けることができる。

以上のような方法でソース、ドレイン用のn・p接合を形成した後は、通常のMOS LS!製造工程に従つて第1図心に示すように、層間絶縁膜7、AC電極8を形成し、nチャネルMOSFETが製造される。

例えば、本実施例で示した工程を用いて製造したゲート長0.8μmのnチャネルMOS FB

Tのゲート電圧V。をパラメータとした場合のド レイン電流 I。のドレイン電圧 V。 依存性は、第 4 図中のFETIのn・拡散層 5 をソースとして n· 拡散層 6 をドレインとした場合の特性。 n・ 拡散層 5 をドレインとして n・ 拡散層 6 をソース とした場合の特性、および、第4図中のFBT2 のn゚ 拡散層 5 とソースとしてn゚ 拡散層 6 をド レインとした場合の特性、n・拡散層 5 をドレイ ンとして n・拡散層 6 をソースとした場合の特性 の4特性は全て等しいため重なつておりMOS FETのパターンの向きに依らずに第6図(4)と同 様な対称、かつ、同一の電気特性が得られる。こ の結果から明らかなように、本発明の方法を用い ることにより従来の技術の欠点を克服することが 可能である。なお、同一半導体主面上に存在する 複数の電界効果トランジスタのソースおよびドレ インを、その半導体主面に対して連続的に異なる 方向からイオン打ち込みを行うことによつて各々 のトランジスタのゲートに対して自己整合的に形 成する方法も考えられるが、このような方法を用

いると面チャネリング現象を防ぐことが不可能な ため良好な電気特性を得ることができず、使用す ることはできない。

なお、本実施例では、ソース、ドレイン形成を限では、ソース、ドレイン形置を形成を角度およびドーズ置を取っているが、実効的にソース、ドレインの限力を関係しているが、実効的度、ドーズを関係しているとは言うまでもない。とは、本実施例ではSi基板を用いたのようにはない。また、「PET・MES」を出るのである。

〔実施例2〕

第2図は、本発明の第2の実施例を説明するための図であつて、ウエハ上に形成されるMOS FET(FETと略す)のゲート電極とソース。 ドレインとして用いられる高濃度 n・ 拡散層の位置関係を説明するための図である。FET 1 では

ソースあいはドレインとして用いられる n・拡 版層 5 と n・拡散層 6 とを結ぶ方向がファセット と 平行になわり、 F B T 2 では、 n・拡散層 5 と n・拡散層 6 とを結ぶ方向がファセットと垂 直となっている。また、 F B T 3 ではソースある いはドレインとして用いられる n・拡散層 5 と n・ 拡散層 6 とを結ぶ方向がファセットに対して 1 3 5 となっており、 F B T 4 では、 n・拡散層 5 と n・拡散層 6 とを結ぶ方向がファセットに対して 4 5・ と なっている。

ソース、ドレイン形成のためのイオン打ち込みを $\theta-7$ で、かつ、実施例1で述べた一般論に従つて $\phi-22.5$ 、 112.5 、 202.5 、 292.5 の 4 回に分けて打ち込むこと以外は実施例1と全く同様の製造工程をとる。

このような方法で形成したn・層は、第2図中のFET1においてもFET2、FET3、FET4においても、それぞれのゲート電極からみて対称であり、かつ、FET1とFET2、FET3、FET4のゲート長が同じであれば全く合同

な構造となつている。 従つて、ゲート長が同じ長 さであれば、電気特性も全く同じものとなる。

例えば、本実施例で示した工程を用いて製造し たゲート長0. 8μmのnチャネルMOS FE Tのゲート電圧Vs·をパラメータとした場合のド レイン電流I。のドレイン電圧V。依存性は、第 2 図中のFBT1のn・拡散層 5 をソースとして n・拡散層 6 をドレインとした場合の特性、n・ 拡散層 5 をドレインとして n・ 拡散層 6 をソース とした場合の特性、および、第2図中のFBT2. のn゚ 拡散層 5 をソースとしてn゚ 拡散層 6 をド レインとした場合の特性、n・拡散層 5 をドレイ ンとしてn・拡散層 6 をソースとした場合の特性、 FET3のn・拡散層5をソースとしてn・拡散 暦 6 をドレインとした場合の特性、n・拡散層 5 をドレインとしてn゚ 拡散層 6 をソースとした場 合の特性、FBT4のn・拡散層5をソースとし てn・拡散層 6 をドレインとした場合の特性、n・ 拡散層5をドレインとしてn゚拡散層6をソース とした場合の特性の8特性は全て等しいため重な

つており M O S. P B T のパターンの向きに依らずに第 6 図 (a) と同様な対称、かつ、同一の電気特性が得られる。この結果から明らかなように、本発明の方法を用いることにより従来の技術の欠点を克服することが可能である。

なお、本実施例でも、ソース・ドレイン形成のためのイオン打ち込みを角度およびドーズ量を限定して行つているが、実効的にソース・ドレインの形状が同じであるならば角度、ドーズ量にない。程度の幅があつても良いことは言うまでもない。また、本実施例ではSi基板を用いたnチャネルMOS FETについて述べたが、基板Siに限る分けではない。また、pチャネルMOS FET、MBS FET等他の電界効果トランジスタにも適用できることも明らかである。

(実施例3)

実施例 1. および実施例 2 においては、FBTのソース、ドレイン用の高濃度拡散層がそれぞれのゲーと電極からみて対称であり、かつ、これら

このようにして制作した場合には、FBT1、FBT2、FBT3、FBT4のソース、ドレインはそれぞれのゲート電極に対して対称となるため、電気特性も対称となる。但し、この場合には、n・層の形状が全ては合同とはならないため、FBT1、FBT2、FBT3、FBT4の各ゲート長が同一であつても、FBT1とFBT4の電気特性およびFBT2とFBT3の電気特性はそれぞれの同一であるが、互いには若干異なる。

のFBTのゲート長が同じであれば全く合同な構 **造となるような高濃度拡散層の形成法について述** べた。本実施例では、FETのソース、ドレイン 用の高濃度拡散層がそれぞれのゲート電極からみ て対称ではあるが、必ずしも全てが合同ではない ような高濃度拡散層の形成方法について述べる。 このようにするためには、任意の個数、任意の配 置のFBTに対して第3図中の θ として θ =7°, øとして互いに180°異なる任意の2角度をと れば良い。但し、イオン打ち込みの方向は低指数 の面チャネリングを避ける方向であるとする。基 板が(100)SIウエハであり、フアセツトの 方向がく110>軸方向である場合の第2図のよ うなFBTに対しては、 (100) 面や (110) 面の低指数の面による面チャネリングを避けら れるような角度として例えばす=22.5°,2 02.5°の2回に分けて等ドーズ量づつイオン 打ち込みすれば良い。このようにして高濃度拡散 **層をイオン打ち込みにより形成すること以外は実** 施例1と全く同様の製造工程をとる。

(発明の効果)

以上説明したように、本発明による半導体装置の製造法を用いれば、ソース領域およびドレイン領域をチャネリング現象の生じ難いものとして形成することができ、かつ、ソース領域およびドレイン領域をそれぞれ本来のソース領域およびドレイン領域として用いたときの電界効果トランジスタの特性との間に差が生じないようにすることができるため、回路設計上簡単となるという利点がある。

4.図面の簡単な説明

第1図(a)(b)(c)は、本発明の製造方法によるnチャネルMOS FETの製造工程を示す。


第2図は第2の実施例を説明するための図であって、ウエハ上に形成されるMOS FETのゲート電極とソース、ドレインとして用いられる高 濃度 n・拡散層の位置関係を説明する図を示す。


特開昭63-233567(6)


第3図はイオン打ち込みの方向を説明するための図、第4図はウェハ上に形成されるMOS FBTのゲート電極とソース、ドレインとして用いられる高濃度 n・拡散層の位置関係を説明するための図、第5図(a)(b)は従来の方法で形成した n・拡散層とゲート電極の位置関係を示す断面図を示す。第6図(a)(b)は従来の方法を用いて製造した PETの電気特性を示す。

1 … p型Si基板、2 …フィールド酸化膜、3 …ゲート酸化膜、4 …低抵抗多結晶シリコンゲート電極、5 . 6 …ソース、ドレイン用高濃度 n・拡散層、7 …層間絶縁膜、8 … A & 電極

特許出願人 日本電信電話株式会社 代理人 弁理士 玉 蟲 久 五 郎 (外2名)









ファセット


半導体ウェハ


第 4 図

狩開昭63-233567(7)









【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成6年(1994)7月15日

【公開番号】特開昭63-233567 【公開日】昭和63年(1988)9月29日 【年通号数】公開特許公報63-2336 【出願番号】特願昭62-68591 【国際特許分類第5版】

H01L 21/336 21/265 21/338 29/784

29/812

[FI]

HO1L 29/78 301 P 7377-4M 29/80 F 7376-4M

21/265 U 8617-4M

手続補正書

平成5年7月29日

特許庁長官 麻 生 渡 殿

適

1. 事件の表示

昭和62年特許顯第068591号

2.発明の名称

半導体装置の製造方法

3. 補正をする者

事件との関係 特許出願人

住 所 東京都千代田区内幸町1丁目1番6号名 称 (422)日本電信電話株式会社 代表者 児島 仁

4. 代 理 人

住 所 東京都豊島区南長崎2丁目5番2号

氏 名 (7139)弁理士 玉 蟲 久 五 郎

5. 補正により増加する発明の数 なし

6. 補正の対象 明細書の発明の詳細な説明の簡

7. 補正の内容 別紙の通り

、特許产、

(1) 明細香第8頁第10行、「……, 360° M ー Φ。 であるような Φ を選び」とあるを次のとお り補正する。

「……. 3 6 0 ° M ~ ø。. 3 6 0 ° M であるようなめを選び」

(2) 明細書第 9 頁第 1 1 行乃至第 1 3 行、「(1 1 0)と(1 0 0)面方向に面チヤネリングが生じ易い。このような、低指数の面チヤネリングを避けるために」とあるを次のとおり補正する。

「(100)面による面チヤネリングが生じ易い。このような(100)面による面チヤネリング及び、同様に低指数面による面チヤネリングである(110)面による面チャネリングを避けるためには、」

(9) 明細春第8頁第18行、「ø」=25°」とあるを次のとおり補正する。

 $f \phi = 25^{\circ} j$